《逻辑门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路和组合逻辑电路.ppt（98页珍藏版）》请在三一办公上搜索。
1、第6章 逻辑门电路和组合逻辑电路,6.2 集成门电路,6.3 逻辑函数的表示和化简,6.1 基本逻辑关系和逻辑门电路,6.4 组合逻辑电路的分析和设计,6.5 组合逻辑部件,6.6 可编程逻辑部件,1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3.会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。,5.学会数字集成电路的使用方法。,本章要求：,2.会用逻辑代数的基本运算法则化简逻辑函数。,模拟信号：随时间连续变化的信号,一、模拟信号与数字信号,1.模拟信号,2.数字信号 幅度和时间上均离散
2、的信号。,如：,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,二、晶体管的开关作用,1.二极管的开关特性,相当于开关断开,相当于开关闭合,3V,0V,3V,0V,2.三极管的开关特性,3V,0V,uO 0,相当于开关断开,相当于开关闭合,uO UCC,3V,0V,6.1 基本逻辑关系和逻辑门电路,逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,基本逻辑关系为“与”、“或”、“非”三种。,
3、下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,1.与逻辑：,当决定一事件的所有条件都具备时，事件才发生的逻辑关系。,功能表,一.与逻辑和与门电路,灭,灭,灭,亮,断,断,断,合,合,断,合,合,与逻辑关系,真值表,（Truth table）,逻辑函数式,与门（AND gate),逻辑符号,与逻辑的表示方法：,0,0,0,1,0,0,0,1,1,0,1,1,3V,0V,UD=0.7 V,真值表,A B,Y,0 00 11 01 1,0001,Y=AB,电压关系表,uA/V,uB/V,uY/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,0.7,导通,截止,0.7,截
4、止,导通,0.7,导通,导通,3.7,二.或逻辑和或门电路,决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。,或门（OR gate),或逻辑关系,真值表,逻辑函数式,逻辑符号,0,1,1,1,uY/V,3V,0V,UD=0.7 V,真值表,A B,Y,0 00 11 01 1,0111,电压关系表,uA/V,uB/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,-0.7,截止,导通,2.3,导通,截止,2.3,导通,导通,2.3,Y=A+B,三.非逻辑和非门电路,只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。,真值表,逻辑函数式,逻
5、辑符号,非门（NOT gate),非逻辑关系,1,0,0,1,电压关系表,uI/V,uO/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,三极管非门:,A,Y,四.复合门电路,(1)与非逻辑(NAND),(2)或非逻辑(NOR),(3)与或非逻辑(AND OR INVERT),(真值表略),1,1,1,0,0 0,0 1,1 0,1 1,1,0,0,0,Y1、Y2 的真值表,(4)异或逻辑(ExclusiveOR),(5)同或逻辑(ExclusiveNOR),(异或非),0,1,1,0,0 0,0 1,1 0,1 1,=AB,1,0,0,1,0 0,0 1,1 0,1 1
6、,逻辑符号对照,曾用符号,美国符号,国标符号,国标符号,曾用符号,美国符号,6.3 逻辑函数的表示和化简,或：,0+0=0,1+0=1,1+1=1,与：,0 0=0,0 1=0,1 1=1,非：,2、变量和常量的关系(变量：A、B、C),或：,A+0=A,A+1=1,与:,A 0=0,A 1=A,非：,一、逻辑代数基本运算规则和定律,1、常量之间的关系(常量：0 和 1),3、与普通代数相似的定理,交换律,结合律,分配律,例 证明公式,解,方法一：公式法,证明公式,方法二：真值表法,(将变量的各种取值代入等式两边，进行计算并填入表中),A B C,4、逻辑代数的一些特殊定理,同一律,A+A=A
7、,A A=A,还原律,例 1.1.2 证明：,A B,5、若干常用公式,公式(4)证明：,公式(5)证明：,即,=AB,同理可证,一、标准与或表达式,补充内容：逻辑函数的标准与或式,标准与或式,标准与或式就是最小项之和的形式,1.最小项的概念：,包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。,(2 变量共有 4 个最小项),(4 变量共有 16 个最小项),(n 变量共有 2n 个最小项),(3 变量共有 8 个最小项),对应规律：1 原变量 0 反变量,2.最小项的性质：,(1)任一最小项，只有一组对应变量取值使其值为 1；,A B C 0 0 1,A B C 1 0 1,
8、(2)任意两个最小项的乘积为 0；,(3)全体最小项之和为 1。,3.最小项的编号：,把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用 mi 表示。,对应规律：原变量 1 反变量 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,1,2,3,4,5,6,7,m0,m1,m2,m3,m4,m5,m6,m7,4.最小项是组成逻辑函数的基本单元,任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。,例 写出下列函数的标准与或式：,解,或,m6,m7,m1,m3,例 写出下列函数的标准与或式：
9、,m7,m6,m5,m4,m1,m0,m8,m0,与前面m0相重,二、卡诺图,1、逻辑变量的卡诺图(Karnaugh maps),卡诺图：,(1).二变量 的卡诺图,最小项方格图(按循环码排列),(四个最小项),A,B,(2).多变量卡诺图的画法,三变量 的卡诺图：,八个最小项,A,BC,0,1,00,01,卡诺图的实质：,紧挨着,行或列的两头,对折起来位置重合,逻辑相邻：,两个最小项只有一个变量不同,逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如：,m0,m1,m2,m3,m4,m5,m6,m7,五变量 的卡诺图：,四变量 的卡诺图：,十六个最小项,AB,CD,00,01,11,10
10、,00,01,11,10,当变量个数超过六个以上时，无法使用图形法进行化简。,AB,CDE,以此轴为对称轴（对折后位置重合）,m0,m1,m2,m3,m4,m5,m6,m7,m12,m13,m14,m15,m8,m9,m10,m11,m0,m1,m2,m3,m8,m9,m10,m11,m24,m25,m26,m27,m16,m17,m18,m19,m6,m7,m4,m5,m14,m15,m12,m13,m30,m31,m28,m29,m22,m23,m20,m21,三十二个最小项,(3).卡诺图的特点：,用几何相邻表示逻辑相邻,几何相邻：,相接 紧挨着,相对 行或列的两头,相重 对折起来位置重
11、合,逻辑相邻：,例如,两个最小项只有一个变量不同,化简方法：,卡诺图的缺点：,函数的变量个数不宜超过 6 个。,逻辑相邻的两个最小项可以合并成一项，并消去一个因子。,(4).卡诺图中最小项合并规律：,两个相邻最小项合并可以消去一个因子,0,4,3,2,1,9,4,6,四个相邻最小项合并可以消去两个因子,0,4,12,8,3,2,10,11,5,7,13,15,BD,0,2,8,10,八个相邻最小项合并可以消去三个因子,0,4,12,8,3,2,10,11,5,7,13,15,B,0,2,8,10,1,5,13,9,4,6,12,14,2n 个相邻最小项合并可以消去 n 个因子,总结：,2、逻辑
12、函数的卡诺图表示法,(1).根据变量个数画出相应的卡诺图；,(2).将函数化为最小项之和的形式；,(3).在卡诺图上与这些最小项对应的位置上填入 1，其余位置填 0 或不填。,例,1,1,1,1,0,0,0,0,二、逻辑函数的表示,1、真值表,优点：,直观明了，便于将实际逻辑问题抽象成数学表达式。,缺点：,难以用公式和定理进行运算和变换；变量较多时，列函数真值表较繁琐。,2、逻辑表达式,优点：,书写简洁方便，易用公式和定理进行运算、变换。,缺点：,逻辑函数较复杂时，难以直接从变量取值看出函数的值。,3、卡诺图,1,1,1,1,0,0,0,0,优点：,便于求出逻辑函数的最简与或表达式。,缺点：,
13、只适于表示和化简变量个数比较少的逻辑函数，也不便于进行运算和变换。,4、逻辑图,优点：,最接近实际电路。,缺点：,不能进行运算和变换，所表示的逻辑关系不直观。,5、波形图,输入变量和对应的输出变量随时间变化的波形,A,B,Y,优点：,形象直观地表示了变量取值与函数值在时间上的对应关系。,缺点：,难以用公式和定理进行运算和变换，当变量个数增多时，画图较麻烦。,三、逻辑函数的化简,1.公式化简法,并项法:,例,例,吸收法：,例（书 p20）,例,例,消去法：,例,例,配项消项法：,或,例,冗余项,2.卡诺图化简法,化简步骤:,(1)画函数的卡诺图,(2)合并最小项：画包围圈,(3)写出最简与或表达
14、式,例,1,1,1,1,1,1,1,1,解,画包围圈的原则：,(1)先圈孤立项，再圈仅有一种合并方式的最小项。,(2)圈越大越好，但圈的个数越少越好。,(3)最小项可重复被圈，但每个圈中至少有一个新的最小项。,(4)必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。,不正确的画圈,例,解,(1)画函数的卡诺图,1,1,1,1,1,1,1,1,(2)合并最小项：画包围圈,(3)写出最简与或表达式,多余的圈,注意：先圈孤立项,利用图形法化简函数,利用图形法化简函数,例,解,(1)画函数的卡诺图,1,1,1,1,1,1,1,1,1,1,(2)合并最小项：画包围圈,(3)写出最简与
15、或 表达式,例,用图形法求反函数的最简与或表达式,解,(1)画函数的卡诺图,1,1,1,1,0,0,0,0,(2)合并函数值为 0 的最小项,(3)写出 Y 的反函数的 最简与或表达式,3.具有约束的逻辑函数的化简,一、约束的概念和约束条件,(1)约束：,输入变量取值所受的限制,例如，逻辑变量 A、B、C，分别表示电梯的 升、降、停 命令。,A=1 表示升，B=1 表示降，C=1 表示停。,ABC 的可能取值,(2)约束项：,不会出现的变量取值所对应的最小项。,不可能取值,001,010,100,000,011,101,110,111,1.约束、约束项、约束条件,(3)约束条件：,(2)在逻辑
16、表达式中，用等于 0 的条件等式表示。,000,011,101,110,111,由约束项相加所构成的值为 0 的逻辑表达式。,约束项：,约束条件：,或,2.约束条件的表示方法,(1)在真值表和卡诺图上用叉号()表示。,例如，上例中 ABC 的不可能取值为,二、具有约束的逻辑函数的化简,例 化简逻辑函数,化简步骤:,(1)画函数的卡诺图，顺序 为：,先填 1,0,1,1,1,0,0,0,0,0,0,(2)合并最小项，画圈时 既可以当 1，又可以当 0,(3)写出最简与或表达式,解,例 化简逻辑函数,约束条件,解,(1)画函数的卡诺图,1,1,1,1,(2)合并最小项,(3)写出最简与或表达式,合
17、并时，究竟把 作为 1 还是作为 0 应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义(如图所示)。,注意：,6.4 组合逻辑电路的分析和设计,组合电路的特点,=F0（I0、I1,In-1）,=F1（I0、I1,In-1）,=F1（I0、I1,In-1）,1.逻辑功能特点,电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。,2.电路结构特点,(1)输出、输入之间没有反馈延迟电路,(2)不包含记忆性元件(触发器)，仅由门电路构成,一、组合电路的基分析,1、分析步骤,逻辑图,逻辑表达式,化简,真值表,说明功能,分析目的：,(1)确定输入变量不同取值时功能是否满足
18、要求；,(3)得到输出函数的标准与或表达式，以便用 MSI、LSI 实现；,(4)得到其功能的逻辑描述，以便用于包括该电路的系 统分析。,2、分析举例,例1 分析图中所示电路的逻辑功能,表达式,真值表,功能,判断输入信号极性是否相同的电路 符合电路,解,例2 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,解,1.逐级写输出函数的逻辑表达式,W,X,W,X,2.化简,3.列真值表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0
19、 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,4.功能说明：,当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。,二、组合电路的基本设计方法,1、设计步骤,逻辑抽象,列真值表,写表达式化简或变换,画逻辑图,逻辑抽象：,（1）根据因果关系确定输入、输出变量,（2）状态赋值 用 0 和 1 表示信号的不同状态,（3）根据功能要求列出真值表,根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。,化简或变换：,（1）根据因果关系确定输入、
20、输出变量,（2）状态赋值 用 0 和 1 表示信号的不同状态,（3）根据功能要求列出真值表,（1）设定变量：,2、设计举例,例 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。,解,输入 A、B、C，输出 Y,（2）状态赋值：,A、B、C=0 表示 输入信号为低电平,Y=0 表示 输入信号中多数为低电平,1.逻辑抽象,A、B、C=1 表示 输入信号为高电平,Y=1 表示 输入信号中多数为高电平,2.列真值表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,3.写输出表达式并化简,最简与或式,最简
21、与非-与非式,4.画逻辑图,用与门和或门实现,A,B,Y,C,用与非门实现,&,例 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解 1.逻辑抽象,输入变量：,1-亮,0-灭,输出变量：,R（红）Y（黄）G（绿）,Z（有无故障）,1-有,0-无,列真值表,R Y G,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,2.卡诺图化简,R,YG,0,1,00,01,11,10,1,1,1,1,1,3.画逻辑图,6.5 组合逻辑部件,一
22、、加法器,是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的有加法器、编码器、译码器、多路选择器、多路分配器和数字比较器等。,1.半加器（Half Adder）,两个 1 位二进制数相加不考虑低位进位。,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0 1,真值表,函数式,Ai+Bi=Si(和)Ci(进位),逻辑图,曾用符号,国标符号,半加器（Half Adder）,函数式,2.全加器（Full Adder）,两个 1 位二进制数相加，考虑低位进位。,Ai+Bi+Ci-1(低位进位)=Si(和)Ci(向高位进位),1 0 1 1,-A,1 1 1 0,-B,+,-低位进位,1,
23、0,0,1,0,1,1,1,1,真值表,标准与或式,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,-S,高位进位,0,卡诺图,全加器（Full Adder）,A,BC,0,1,00,01,11,10,1,1,1,1,A,BC,0,1,00,01,11,10,1,1,1,1,圈“0”,最简与或式,圈“1”,逻辑图,(a)用与门、或门和非门实现,曾用符号,国标符号,(b)用与或非门和非门实现,3.集成全加器,TTL：74LS183,CMOS：C661,双全加器,4.加法器（Adder）,实现多位二进制数相加的电路,4 位串行进位加法器,特点：,电路简单，连接方便,速度低=4 tp
24、d,tpd 1位全加器的平均 传输延迟时间,二、编码器（Encoder）,编码：,用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）,二进制编码器,二十进制编码器,分类：,普通编码器,优先编码器,2nn,104,或,（一）、二进制编码器,用 n 位二进制代码对 N=2n 个信号进行编码的电路,3 位二进制编码器(8 线-3 线),编码表,函数式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7,输入,输出,I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。,输 入,输 出,0 0 0,0 0 1,0 1 0,0 1
25、1,1 0 0,1 0 1,1 1 0,1 1 1,Y2 Y1 Y0,I0I1I2I3I4I5I6I7,函数式,逻辑图,用或门实现,用与非门实现,优先编码：,允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序：I7 I0,编码表,函数式,2.3 位二进制优先编码器,输入输出为原变量,逻辑图,输入输出为反变量,用 4 位二进制代码对 0 9 十个信号进行编码的电路,1.8421 BCD 编码器,2.8421 BCD 优先编码器,3.集成 10线-4线优先编码器,（74147 74LS147）,（二）、二-十进制编码器,三、译码器（Decoder）,编码的逆过程，将二进制代码翻译为原来的
26、含义,1、二进制译码器(Binary Decoder),输入 n 位二进制代码,如：2 线 4 线译码器,3 线 8 线译码器,4 线 16 线译码器,输出 m 个信号 m=2n,3位二进制译码器(3 线 8 线),真值表,函数式,0 0 0 0 0 0 0 1,0 0 0 0 0 0 1 0,0 0 0 0 0 1 0 0,0 0 0 0 1 0 0 0,0 0 0 1 0 0 0 0,0 0 1 0 0 0 0 0,0 1 0 0 0 0 0 0,1 0 0 0 0 0 0 0,3 线-8 线译码器逻辑图,输出低电平有效,工作原理：,集成 3 线 8 线译码器-74LS138,引脚排列图,
27、功能示意图,输入选通控制端,芯片禁止工作,芯片正常工作,功能特点：,输出端提供全部最小项,电路特点：,与门(原变量输出),与非门(反变量输出),二进制译码器的主要特点,二、二-十进制译码器(Binary-Coded Decimal Decoder),将 BCD 码翻译成对应的十个输出信号,集成 4 线 10 线译码器：,7442 74LS42,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只发光二极管,2、显示译码器,数码显示器,0000001,1001111,0010010,0000110,1001100,0100100,0100000,低电平驱动,0001111,000000
28、0,0000100,共阴极,高电平驱动,1111110,0110000,1101101,1111001,0110011,1011011,1011111,1110000,1111111,1111011,驱动共阴极数码管的电路,输出高电平有效,驱动共阳极数码管的电路,输出低电平有效,数据传输方式,0,1,1,0,并行传送,0,1,1,0,串行传送,并-串转换：数据选择器,串-并转换：数据分配器,四、多路选择器和多路分配器,在发送端和接收端不需要数据 并-串 或 串-并 转换装置，但每位数据各占一条传输线，当传送数据位数增多时，成本较高，且很难实现。,1.多路选择器(Data Selector),能
29、够从多路数据输入中选择一路作为输出的电路,一、4 选 1 数据选择器,输入数据,输出数据,选择控制信号,1.工作原理,D0,D1,D2,D3,D0 0 0,D0,D A1 A0,2.真值表,D1 0 1,D2 1 0,D3 1 1,Y,D1,D2,D3,3.函数式,一、4 选 1 数据选择器,3.函数式,4.逻辑图,=D0,=D1,=D2,=D3,二、集成数据选择器,1.8 选 1 数据选择器,74151 74LS151 74251 74LS251,引脚排列图,功能示意图,禁止,使能,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,A2
30、A0 地址端,D7 D0 数据输入端,2.数据分配器(Data Demultiplexer),将 1 路输入数据，根据需要分别传送到 m 个输出端,一、1 路-4 路数据分配器,数据输入,数据输出,选择控制,0 0,0 1,1 0,1 1,D 0 0 0,0 D 0 0,0 0 D 0,0 0 0 D,真值表,函数式,逻辑图,二、集成数据分配器,用 3 线-8 线译码器可实现 1 路-8 路数据分配器,数据输出,S1 数据输入（D）,地址码,数据输入(任选一路),五、数值比较器（Digital Comparator）,1 位数值比较器,0 0,0 1,1 0,1 1,0 1 0,0 0 1,1 0 0,0 1 0,真值表,函数式,逻辑图,用与非门和非门实现,Ai Bi,Li Gi Mi,=Ai Bi,
