《EMI Simulation报告.ppt》由会员分享，可在线阅读，更多相关《EMI Simulation报告.ppt（62页珍藏版）》请在三一办公上搜索。
1、2023/2/20,1,EMI Simulation,名詞解釋SIWAVE 簡介仿真的作用及優勢仿真的實例應用軟件基本操作及注意事項,2023/2/20,2,名詞解釋,FEM（finite elements methods）：有限元法，是EMI仿真軟件常用的算法之一，基本原理是把要分析的連續體進行網格劃分，各網格之間通過節點連接在一起，每個網格等效成集總參數的RLC，然後建立麥克斯韋方程再求解，進而確定連續體的場分布情況。,2023/2/20,3,名詞解釋,三維準靜態法：基於保角變換或其它變換方式將物理結構與電容電感等電參數聯繫，在SIWAVE中的過孔模型即通過三維準靜態法等效成RLC參數。,
2、2023/2/20,4,名詞解釋,2.5維電磁場全波方法：全波即要在所有頻率都適用。SIWAVE爲什麽被稱為2.5維？因為SIWAVE的平面层和信号传输线的提取，使用的是二维有限元提取算法，对过孔提取使用三维准静态法。使用二維有限元算法的一個重要依據是假設板材厚度遠小於電磁波波長，在沿厚度Z軸方向的電場為等電勢。這樣可以在確保一定精度的情況下簡化計算量和計算時間。但前提是需要保證所仿真信號的頻率對應的波長遠大於層疊厚度。應滿足板厚小於波長的二十分之一。假設仿真頻率是1G，則板厚不能超過15mm,2023/2/20,5,SIWAVE 簡介,SIWAVE 是一個精確地整板級電磁場全波分析工具，它采
3、用2.5維電磁場全波方法分析整板或整個封裝的全波效應，對於真實複雜的PCB或IC封裝，包括多層、任意形狀的電源和信號線，SIWAVE可仿真整個電源和地結構的諧振頻率；板上放置去耦電容的作用；改變信號層或分開供電板引入的阻抗不連續性；信號線與供電板間的噪聲耦合、傳輸延遲、過沖和下沖、反射和振鈴等時域效應；本振模和S、Z、Y參數等頻域現象。其結果可以二/三維方式圖形顯示，并可輸出Spice等效電路模型用於Spice仿真。,2023/2/20,6,SIWAVE簡介,SIWAVE仿真并不能完全體現系統的整體輻射，因為其只針對PCB，不考慮機箱，連線，散熱片，連接器等周邊器件的影響，並且我們不可能對PC
4、B上所有噪聲源進行精確的建模；我們可以把它視為一個定位解決具體輻射問題的協助工具，或者可以認為是一個軟件形式的頻譜分析儀加電磁場探頭。後邊實例中可以充分體現這一點。,2023/2/20,7,仿真的作用及優勢,作用計算單板可能存在的諧振頻率點；加入具體的輻射源后可計算任意頻率點在單板上的噪聲分布；計算走線的傳輸參數（如改變走線，參考面或增加器件后對信號傳輸的影響）；,2023/2/20,8,仿真的作用及優勢,優勢看得見的EMI；可方便的驗證一些可能措施的組合，找到最佳措施，避免重複的rework及拆裝機。避免測試中的一些不穩定因素；可驗證需要改版才能加入的措施；驗證一些舊的設計理念及發現新的設計
5、理念；,2023/2/20,9,仿真的實例應用,A project DDR 533MHzA project 966MHzA project 767MHzB project 960MHz,2023/2/20,10,A DDR 533MHz,2023/2/20,11,A DDR 533MHz,A在測試不同DDR頻率時，使用相同的DDR，工作在400MHz的DDR CLK時輻射沒問題，但工作在533MHz時輻射明顯增加很多，相差10多個dB。近場量測DDR CLK工作在400與533MHz時信號幅值基本相同，但卻在遠場輻射上表現差異很大，懷疑與單板結構諧振有關，所以做了如下單板諧振仿真。,2023/
6、2/20,12,A 100G仿真結果,首先仿真400MHz與533MHz單板各相鄰層之間的諧振情況，具體如下,2023/2/20,13,100G仿真結果,400MHz&533MHz compare VCC to GND 400MHz,2023/2/20,14,100G仿真結果,400MHz&533MHz compare VCC to GND 533MHz,2023/2/20,15,100G仿真結果,400MHz&533MHz compare Bottom to GND 400MHz,2023/2/20,16,100G仿真結果,400MHz&533MHz compare Bottom to GN
7、D 533MHz,2023/2/20,17,100G仿真結果,400MHz&533MHz compare Surface to VCC 400MHz,2023/2/20,18,100G仿真結果,400MHz&533MHz compare Surface to VCC 533MHz,2023/2/20,19,100G仿真結果總結,以上可以看出各層之間的諧振都是533MHz比400MHz差針對以上情況在1.01改版中加入了一些修改措施，並且增加一些去耦電容，（修改細節在29-31頁）101G仿真結果如下,2023/2/20,20,101G仿真結果,400MHz&533MHz compare VCC
8、 to GND 400MHz,2023/2/20,21,101G仿真結果,400MHz&533MHz compare VCC to GND 533MHz,2023/2/20,22,101G仿真結果,400MHz&533MHz compare Bottom to GND 400MHz,2023/2/20,23,101G仿真結果,400MHz&533MHz compare Bottom to GND 533MHz,2023/2/20,24,101G仿真結果,400MHz&533MHz compare Surface to VCC 400MHz,2023/2/20,25,101G仿真結果,400MH
9、z&533MHz compare Surface to VCC 533MHz,2023/2/20,26,101G仿真結果總結,以上可以看出修改前後表層與VCC，底層與GND之間的諧振已經明顯改善，並且與400MHz情況基本相同，但VCC與GND之間的諧振情況并沒有改善。而實測結果表明，533MHz在遠場輻射并沒有改善，可見VCC與GND之間的諧振應該對遠場輻射起主要的貢獻。這在其它幾個仿真實例中也有體現。並且如果VCC與GND之間諧振得以改善，表層與VCC，底層與GND之間的諧振也會相應得到改善那如何才能改善VCC與GND之間的諧振呢？對於此例只有將VCC與GND在DDR處切割改為相同才可以避
10、免，仿真結果如下。但由於目前不能做實驗板，所以無實測數據支持。,2023/2/20,27,修改GND切割仿真結果,400MHz&533MHz compare VCC to GND 400MHz,2023/2/20,28,修改GND切割仿真結果,400MHz&533MHz compare VCC to GND 533MHz,2023/2/20,29,修改細節,如圖，表層所走電源VTT_DDR與+1.8VDUAL的邊緣儘量保證與VCC層切割線相同，即表層電源不要跨VCC層切割線，也不要走在VCC切割線上。,2023/2/20,30,修改細節,如圖，底層所走電源VTT_DDR與+1.8VDUAL的邊
11、緣儘量保證與GND層切割線相同，即底層電源不要跨GND層切割線，也不要走在切割線上,2023/2/20,31,修改細節,增加如下之前預留電容：D2C4；D2C8；D2C32；D2C50；D2C20；D2C40；D2C55，并在位置（8825.00 9875.00）附近如圖加兩顆0.1uF電容連接VTT_DDR與+1.8VDUAL。,另外再預留0.1uF電容如下：+1.8VDUAL與GND之間，坐標(6150.00 11675.00)；H_D2_VREF_DIMM與GND之間，坐標(8800.00 10900.00)；VTT_DDR與GND之間，坐標(8800.00 7525.00)，(6950
12、.00 6200.00)，(6550.00 6650.00)，(6575.00 11200.00)，(5350.00 11450.00)，(5025.00 11125.00),2023/2/20,32,修改細節,GND切割修改：如右圖紅圈標記兩個位置改為與VCC切割相同，但此處修改會造成其它底層信號線跨切割，實際可行性待評估。,2023/2/20,33,A 966MHz,2023/2/20,34,A 966MHz,A 100G在測試中頻點966MHz輻射較高，over 2dB左右。是33MHz時鐘的諧波，按以往經驗，只要加上33MHz時鐘的10pF電容即可，但實測效果并沒有改善，借助仿真軟件的
13、幫助，很好的解決了這一問題，當然中間的過程是比較曲折，複雜的，走了很多彎路，以下我只是把其中一些有代表性的數據列出，來說明仿真軟件的有效性。,2023/2/20,35,100G 966MHz仿真結果,初始狀態，所有33MHz的10pF（SIO，LPTCLK是對VCC）全部加上,2023/2/20,36,100G 966MHz仿真結果,刪除AGND與GND之間所有電容，加AGND與ACGND之間兩顆電容后,2023/2/20,37,100G 966MHz仿真結果,只刪除最下邊一顆AGND與GND之間電容，加AGND與ACGND之間一顆電容后,2023/2/20,38,966MHz仿真結果,最終措
14、施：只加PCI2，3時鐘上的10pF，刪除最下邊一顆AGND與GND之間電容，加AGND與ACGND之間一顆電容,2023/2/20,39,966MHz仿真結果,源端參考電源的時鐘bypass接電源和接地比較接VCC時,2023/2/20,40,966MHz仿真結果,源端參考電源的時鐘bypass接電源和接地比較接GND時,2023/2/20,41,966MHz仿真結果,源端參考電源的時鐘bypass接電源和接地比較不接時,2023/2/20,42,100G 966MHz仿真結果總結,仿真結果要結合實際情況判斷，最終措施與初始狀態單從圖形上比較，看起來最終措施反而更差，爲什麽遠場測試加了最終措
15、施會改善很多。我們應該重點關注audio區域諧振的變化，實際有問題時966MHz主要是audio帶出，所以只要措施能夠保證audio區諧振較低即可。時鐘線的bypass電容一定要接地嗎？仿真以及實測結果告訴我們時鐘源端如果參考電源輸出，源端bypass電容接到相應電源會更好。我們可以從以上仿真圖形上直觀的看出，而實際測試的情況是，closed case三種情況基本相同，而對於open case，bypass電容接電源會改善3個dB。,2023/2/20,43,101G 966MHz仿真結果總結,這裡不在詳細列出101G 966MHz的仿真情況，與100G差別不大。最終措施也與100G基本相同。
16、,2023/2/20,44,A 767MHz,2023/2/20,45,A 767MHz,767MHz既是48MHz的諧波，也是33MHz的諧波，但到底是哪個產生的遠場輻射？仿真結果如下。同樣重點關注audio區附近諧振的變化。,2023/2/20,46,100G 767MHz仿真結果,無bypass電容,2023/2/20,47,100G 767MHz仿真結果,只加33MHz的bypass電容,2023/2/20,48,100G 767MHz仿真結果,所有33MHz，48MHz時鐘都加上bypass,2023/2/20,49,100G 767MHz仿真結果,只有48MHz加bypass,20
17、23/2/20,50,100G 767MHz仿真結果總結,仿真結果與實測完全吻合，bypass電容全加最好，其次是只加48MHz的bypass的情況，只加33MHZ的bypass基本無改善。實際上48MHz時鐘有兩根，只有到SIO的影響比較大。以上問題基本都是時鐘加bypass電容解決，如果不加bypass電容，通過電源增加退耦電容或者其它方案是否可以解決問題呢？此案例并未嘗試，但接下來的案例有嘗試增加退耦電容以及其它措施解決輻射問題。,2023/2/20,51,B 960MHz,2023/2/20,52,B 960MHz,960MHz是48MHz及24MHZ的諧波，首先嘗試了時鐘線加bypa
18、ss電容，仿真及實測效果都很理想。如果不加時鐘線上的bypass電容，通過電源平面加退耦，或者其它措施是否能夠解決問題呢？這裡我們注意與之前同樣的問題，問題出在後置audio連接器上，所以我們要重點關注此處的諧振。,2023/2/20,53,100G 960MHz仿真結果,初始狀態,2023/2/20,54,100G 960MHz仿真結果,增加所有bypass電容,2023/2/20,55,100G 960MHz仿真結果,只有到SIO的48M上加bypass，看來問題主要出在到SIO的48M時鐘上,2023/2/20,56,100G 960MHz仿真結果,只有到SB的48M上加bypass，此
19、時鐘也有一定影響，但并不是主要原因,2023/2/20,57,100G 960MHz仿真結果,嘗試多種電源退耦方案，以下是最好的情況，但實測仍然無明顯改善,2023/2/20,58,100G 960MHz仿真結果,改變SIO時鐘線的走線，讓其不換層，跨切割，仿真結果如下（無實測驗證）,2023/2/20,59,100G 960MHz仿真結果,改變SIO走線及參考面，保證SIO不換層，並且時鐘參考+5V電源（無實測驗證）,2023/2/20,60,B 767MHz仿真結果總結,仿真結果與實測吻合，通過加退耦電容的方式很難解決這個問題。時鐘走線一定要參考地嗎？有時如果能夠使時鐘參考電源而不換層可能是更佳的選擇。爲什麽說是後置audio連接器的問題，在遠場裸板測試時，只要用手接觸connector，輻射即會下降8dB左右，因為仿真軟件并不會考慮此處的連接器，並且此連接器沒有直接接PCB的地，很可能成為天線。,2023/2/20,61,仿真實例總結,有了仿真軟件并不是不用我們考慮如何解決問題了，而是需要結合實際情況及經驗做出一些正確的判斷。還需要我們打破常規，去驗證一些舊的觀念并發現一些更有價值的東西。,2023/2/20,62,軟件基本操作及注意事項,待續,
