《物联网理论与技术第2章：逻辑门功能及其电路特性.ppt》由会员分享，可在线阅读，更多相关《物联网理论与技术第2章：逻辑门功能及其电路特性.ppt（48页珍藏版）》请在三一办公上搜索。
1、第2章,逻辑门功能及其电路特性,2.1 基本逻辑门,2.1.1 逻辑代数的三种基本运算模型,图2-1 与、或、非逻辑说明示例,2.1 基本逻辑门,2.1.2 基本逻辑代数与逻辑符号,运算符号“”“+”,非运算符号“”,2.1.2 基本逻辑代数与逻辑符号,（a）矩形轮廓图形符号(b)特定外型的图形符号,图2-2 与、或、非的图形符号,2.1.2 基本逻辑代数与逻辑符号,图2-3 3输入和8输入与门 图2-4 3输入或门和8输入或门,2.1.2 基本逻辑代数与逻辑符号,图2-5 2输入与门及其输入和 输出波形,(a)输入波形(b)2输入与门(c)输出波形,2.1.2 基本逻辑代数与逻辑符号,图2-
2、6 2输入或门及其输入和输出波形,(a)输入波形(b)2输入与门(c)输出波形,2.1.2 基本逻辑代数与逻辑符号,图2-7 非门及其输入和输出波形,(a)输入波形(b)非门(c)输出波形,2.2 其他逻辑门及表述,2.2.1 与非门,(a)与门和非门组合(b)与非门,图2-8 二输入与非门的图形符号,其输出与输入之间的逻辑关系表达式为：,2.2.1 与非门,(a)输入波形(b)与非门(c)输出波形,图2-9 2输入与非门的输入/输出波形,2.2.2 或非门,图2-10 或非门的逻辑符号,输出与输入之间的逻辑关系可表达式为：,图2-11 或非门的输入输出波形,2.2.2 或非门,2.2.3 异
3、或门,图2-12 二输入异或门的逻辑符号,图2-13 异或门的输入输出波形,2.2.3 异或门,2.2.4 同或门,图2-14 二输入同或门的逻辑符号,图2-15 同或门的输入输出波形,2.2.4 同或门,2.3 其他辅助门电路,2.3.1 三态门,逻辑功能可表达为：当EN=1时（EN输入为高电平时），Y=A，即Y直接输出来自A的信号；而当EN=0时，Y呈高阻态，即等同于断开状态，可表述为：Y=Z。,逻辑功能可表达为：当EN=0时（EN输入为低电平时），三态门工作，即Y=A，而当EN=1时，Y=Z。,2.3.1 三态门,2.3.1 三态门,图2-18 三态门用于总线传输 图2-19 用三态门实
4、现数据双向传输,2.3.2 集电极开路逻辑门,图2-20 OC与非门的开关级描述,图2-21 OC与非门的逻辑符号,2.3.2 集电极开路逻辑门,1.实现线与功能,2.3.2 集电极开路逻辑门,2.实现电平转换,图2-24 实现电平转换,2.3.2 集电极开路逻辑门,3.用做驱动器,图2-25 驱动发光二极管,2.4 集成电路逻辑门,2.4.1 逻辑门及其基本结构与工作原理,图2-26 NMOS晶体管的图形符号,(a)NMOS晶体管(b)NMOS晶体管的两种简化符号,2.4.1 逻辑门及其基本结构与工作原理,图2-27 PMOS晶体管的图形符号,(a)PMOS晶体管(b)PMOS晶体管的两种简
5、化符号,2.4.1 逻辑门及其基本结构与工作原理,(a)MOS反相器结构(b)MOS反相器另一种表示法,1.CMOS反相器（CMOS非门）工作原理,图2-28 CMOS反相器的开关模型,2.4.1 逻辑门及其基本结构与工作原理,2.CMOS或非门工作原理,2.CMOS或非门工作原理,图2-30 CMOS或非门的等效开关模型,2.4.1 逻辑门及其基本结构与工作原理,2.4.1 逻辑门及其基本结构与工作原理,3.CMOS与非门工作原理,图2-31 CMOS与非门,3.CMOS与非门工作原理,图2-32 CMOS与非门的开关模型,(a)输入均为高电平(b)输入中有一个高电平(c)输入均为低电平,2
6、.4.1 逻辑门及其基本结构与工作原理,2.4.2 TTL集成电路逻辑门及同类CMOS器件系列,74：标准TTL（Standard TTL）。74L：低功耗TTL（Low-power TTL）。74S：肖特基TTL（Schottky TTL）。74AS：先进肖特基TTL（Advanced Schottky TTL）。74LS：低功耗肖特基TTL（Low-power Schottky TTL）。74ALS：先进低功耗肖特基TTL（Advanced Low-power Schottky TTL）,2.4.2 TTL集成电路逻辑门及同类CMOS器件系列,2.4.3 集成电路门的性能参数,1.器件的工
7、作电源电压,TTL集成电路的标准直流电源电压为5V，最低4.5V，最高5.5V。,2.逻辑器件的输入/输出逻辑电平,数字集成电路分别有四种不同的输入/输出逻辑电平。,2.逻辑器件的输入/输出逻辑电平,标准TTL电路则有：定义为逻辑0的低电平输入电压范围VIL：00.8V。定义为逻辑1的高电平输入电压范围VIH：25V。定义为逻辑0的低电平输出电压范围VOL：不大于0.3V。定义为逻辑1的高电平输出电压范围VOH：不小于2.4V。,5V CMOS电路：定义为逻辑0的低电平输入电压范围VIL：0 0.5V。定义为逻辑1的高电平输入电压范围VIH：2.55V。定义为逻辑0的低电平输出电压范围VOL：
8、不大于0.1V。定义为逻辑1的高电平输出电压范围VOH：不小于4.4V。,2.逻辑器件的输入/输出逻辑电平,图2-33 标准TTL门的输入/输出逻辑电平,3逻辑信号传输延迟时间,图2-34 tPHL和tPLH的定义,4.集成逻辑电路的扇入和扇出系数,图2-35 两种逻辑状态中的电流和电压,4.集成逻辑电路的扇入和扇出系数,【例2-1】已知74ALS00的电流参数为IOL(max)=8mA，IIL（max）=0.1mA，IOH（max）=0.4mA，IIH（max）=20A。求一个74ALS00与非门输出能驱动多少个74ALS00与非门的输入。解：首先考虑低电平状态。在低电平状态下得到能被驱动的
9、输入个数：,2.4.3 集成电路门的性能参数,5.集成逻辑门器件的功耗,功耗,2.4.4 TTL与CMOS集成电路的传统接口技术,2.4.4 TTL与CMOS集成电路的传统接口技术,2.4.5 CMOS与TTL逻辑器件的封装,逻辑门,本 章 小 结,高电平,与非门,“线与”功能,扇出系数,对数字IC的理解重点在于它们的输出与输入之间的逻辑关系和外部电气特性。,可编程逻辑器件,实 验,1、集成电路TTL和CMOS器件的逻辑功能和性能参数测试。根据2.4节的原理，分别测试下列TTL器件和CMOS器件的功能和性能参数。（1）测试74LS08（二输入端四与门）的逻辑功能（2）测试74LS32（二输入端
10、四或门）的逻辑功能（3）测试74LS04（六反相器）的逻辑功能（4）测试74LS00（二输入端四与非门）的逻辑功能（5）测试74LS86（二输入端四异或门）的逻辑功能（6）测试CD4002（四输入端二或非门）的逻辑功能（7）测试CD4011（二输入端四与非门）的逻辑功能,实 验,实 验,图2-54 74LS04六非门 图2-55 74LS32四或门 图2-56 74LS86四异或门,实 验,测试内容：（1）逻辑功能测试：在输入端输入高、低电平信号的不同组合，测出相应的输出逻辑电平。（2）集成电路门的性能参数；分别测试标准TTL门和CMOS门的输入/输出逻辑电平。（3）比较标准TTL器件和CMOS器件的性能特点，总结与门、或门、非门、与非、或非门、异或的逻辑规律。完成实验报告。,
